Laporan Akhir Modul 4 Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian  

6. Analisa  

7. Download File  

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

B. Alat dan Bahan (Proteus)

  1.  IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop

  2. Power DC

    3. Switch (SW-SPDT)

    5.  Gerbang AND

Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel 1.1 Tabel Kebenaran AND

    6.  Gerbang Not

    

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

    

Tabel 1.3 Tabel Kebenaran Logika NOT

    7. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Pada percobaan pertama, digunakan empat flip-flop yang dirangkai pada modul De Lorenzo dengan konfigurasi tertentu. Flip-flop pertama memiliki pin S yang dihubungkan ke B6', pin J ke Q flip-flop kedua, pin K ke Q' flip-flop kedua, pin C ke output gerbang AND, pin R ke B0, dan pin Q ke H7. Flip-flop kedua memiliki pin S yang dihubungkan ke B5', pin J ke Q flip-flop ketiga, pin K ke Q' flip-flop ketiga, pin C ke output gerbang AND, pin R ke B0, dan pin Q ke H6. Pada flip-flop ketiga, pin S dihubungkan ke B4', pin J ke Q flip-flop keempat, pin K ke Q' flip-flop keempat, pin C ke output gerbang AND, pin R ke B0, dan pin Q ke H5. Sementara itu, pada flip-flop keempat, pin S dihubungkan ke B3', pin J ke B1, pin K ke B1', pin C ke output gerbang AND, pin R ke B0, dan pin Q ke H4. Gerbang AND pada rangkaian menerima input dari B2 dan sinyal clock (clk).

Percobaan dilakukan dengan memvariasikan input B0, B1, B2, B3, B4, B5, dan B6 untuk mengamati terjadinya pergeseran data dari kanan ke kiri. Berdasarkan hasil percobaan, jenis shift register yang digunakan dapat diklasifikasikan menjadi empat kondisi. Pada kondisi pertama, rangkaian bekerja sebagai SISO (Serial In Serial Out), di mana data masuk dan keluar satu per satu dengan pola pergeseran teratur. Kondisi kedua menunjukkan tipe SIPO (Serial In Parallel Out), di mana data masuk secara serial (bergantian) namun keluar secara serentak (parallel). Kondisi ketiga berupa PISO (Parallel In Serial Out), di mana data masuk serentak (parallel) tetapi keluar satu per satu (serial). Terakhir, kondisi keempat menunjukkan tipe PIPO (Parallel In Parallel Out), di mana data masuk dan keluar secara bersamaan (parallel).

 

5. Video Rangkaian[Kembali]

6. Analisa[Kembali]

 

7. Download File[Kembali]

Download Video Simulasi [Download]

Download HTML [Download]

Download Datasheet IC 74LS112 (J-K Flip Flop) [Download]

Download Datasheet Switch [Download]